# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-234325

(43)Date of publication of application: 22.08.2003

(51)Int.CI.

H01L 21/306 H01L 21/336 H01L 29/78

(21)Application number: 2002-322755

(22)Date of filing:

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

06.11.2002 (72)Inventor: MIHASHI RIICHIRO

**KUBOTA MASABUMI** HAYASHI SHIGENORI

(30)Priority

Priority number: 2001369825

Priority date: 04.12.2001


Priority country: JP

## (54) MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE


(57)Abstract:

PROBLEM TO BE SOLVED: To reliably remove an insulating metal oxide film whose surface is deteriorated by heat treatment or the like by wet-etching.

SOLUTION: Heat treatment is applied to a silicon substrate 11 where an HfO2 film 12 is deposited, and the surface of an HfO2 film 12a after the heat treatment is exposed to a plasma. After that, the surface of the HfO2 film 12a after the heat treatment, namely a damaged layer 12b, is removed by wet etching.









#### **LEGAL STATUS**

[Date of request for examination]

06.11.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

# (19)日本国特許庁 (JP)

# (12) 公開特許公额(A)

(11)特許出國公開番号

特開2003-234325

(P2003-234325A)

(43)公開日 平成15年8月22日(2003.8.22)

(51) Int.Cl. <sup>7</sup>		微別記号	FΙ		:	5-73-1*(多奇)	
H01L	21/306		H01L	21/306	. <b>D</b>	5 F O 4 3	
	21/336			29/78	301G	5 F 1 4 O	
	29/78			•	301P		

#### 


(21)出願番号	特颐2002-322755(P2002-322755)	(71)出願人	000005821
(22) 出頭日	平成14年11月6日(2002.11.6)		松下電器産業株式会社 大阪府門真市大字門真1006谷地
		(72)発明者	三松 理一郎
(31) 優先和主張番号 (32) 優先日	特頭2001-369825 (P2001-369825) 平成13年12月4日 (2001.12.4)		大阪府門真市大字門真1008登地 松下電器 産業株式会社内
(33) 任先相主張国	日本 (JP)	(72)発明者	人保田 正文. 大阪府門真市大字門真1008登地 松下電器
			産漿條式会社内
		(74)代理人	100077931
			弁理士 前田 弘 (外7名)
•			最終頁に彼く


# (54) 【発明の名称】 半導体装置の製造方法


# (57)【要約】


【課題】 熱処理等によって表面が変質した絶縁性金属 酸化膜をウェットエッチングによって確実に除去できる ようにする。

【解決手段】 HfO、膜12が堆積されたシリコン基板11に対して熱処理を行なった後、熱処理後のHfO、膜12aの表面をプラズマに暴露し、その後、熱処理後のHfO、膜12aの表面部、つまりダメージ層12bをウェットエッチングにより除去する。









【特許請求の範囲】

【請求項1】 金属酸化膜が堆積された基板に対して熱 処理を行なう第1の工程と、

前記熱処理が行なわれた前記金属酸化膜の表面をプラズ マに暴露する第2の工程と、

前記プラズマに暴露された前記金属酸化膜の少なくとも 表面部をウェットエッチングにより除去する第3の工程 とを備えていることを特徴とするウェットエッチング方

【請求項2】 前記第2の工程は、前記基板にバイアス 10 電力を印加する工程を含むことを特徴とする請求項1に 記載のウェットエッチング方法。

【請求項3】 前記プラズマは、HBrを含むガスより なるプラズマであることを特徴とする請求項1に記載の ウェットエッチング方法。

【請求項4】 前記第3の工程は、フッ素を含む溶液を 用いて行なわれることを特徴とする請求項1 に記載のウ ェットエッチング方法。

【請求項5】 前記金属酸化膜は、ハフニウム、ジルコ ニウム、ランタン、タンタル及びアルミニウムのうちの 20 少なくとも1つを含む酸化膜であることを特徴とする請 求項1に記載のウェットエッチング方法。

【請求項6】 金属酸化膜が堆積された基板に対して熱 処理を行なう第1の工程と、

前記熱処理が行なわれた前記金属酸化膜の上に導電膜を 堆積する第2の工程と、

前記導電膜をパターニングしてゲート電極を形成すると 共に前記金属酸化膜における前記ゲート電極の外側部分 を蘇出させる第3の工程と、

前記金属酸化膜の露出部分の表面をプラズマに暴露する 30 第4の工程と、

前記プラズマに暴露された前記金属酸化膜の露出部分を ウェットエッチングにより除去する第5の工程とを備え ていることを特徴とする半導体装置の製造方法。

【請求項7】 前記第3の工程は、ゲート電極形成領域 を覆うマスクバターンを用いて前記導電膜及び金属酸化 膜に対して順次プラズマエッチングを行ない、それによ って前記金属酸化膜における前記ゲート電極の外側部分 を薄くする工程を含むことを特徴とする請求項6に記載 の半導体装置の製造方法。

【請求項8】 基板上にダミーゲート電極を形成する第 1の工程と、

前記ダミーゲート電極の側面に絶縁性のサイドウォール を形成する第2の工程と、

前記ダミーゲート電極及び前記サイドウォールが形成さ れた前記基板の上に層間絶椽膜を、前記ダミーゲート電 極の上面が露出するように形成する第3の工程と、

前記ダミーゲート電極を除去し、それにより前記サイド ウォールを壁面とする凹部を前記層間絶縁膜に形成する 第4の工程と、

前記層間絶縁膜の上に金属酸化膜を、前記凹部が途中ま で埋まるように堆積する第5の工程と、

前記金属酸化膜が堆積された基板に対して熱処理を行な う第6の工程と、

前記熱処理が行なわれた前記金属酸化膜の上に導電膜 を、前記凹部が完全に埋まるように堆積する第7の工程 Ł.

前記導電膜における前記凹部の外側部分を除去すること によって、前記凹部にゲート電極を形成すると共に前記 金属酸化膜における前記凹部の外側部分を露出させる第 8の工程と、

前記金属酸化膜の露出部分の表面をプラズマに暴露する 第9の工程と、

前記プラズマに暴露された前記金属酸化膜の露出部分を ウェットエッチングにより除去する第10の工程とを備 えていることを特徴とする半導体装置の製造方法。

【請求項9】 前記第1の工程は、前記基板と前記ダミ ーゲート電極との間にダミーゲート絶縁膜を形成する工 程を含み、

前記第4の工程は、前記ダミーゲート絶縁膜を除去する 工程を含むことを特徴とする請求項8に記載の半導体装 置の製造方法。

【請求項10】 前記第9の工程は、前記金属酸化膜の 露出部分に対してプラズマエッチングを行ない、それに よって前記金属酸化膜の露出部分を薄くする工程を含む ことを特徴とする請求項8に記載の半導体装置の製造方

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法に関し、特に、高誘電率を有するゲート絶縁膜とな る金属酸化膜に対してウェットエッチングを行なう方法 に関する。

[0002]

【従来の技術】MIS型半導体装置のゲート絶縁膜とし、 て、現在、シリコン酸化膜(SiО,膜)が用いられて いる。一方、近年、半導体集積回路の高集積化が大きく 進展してきているが、2 n m程度以下の極薄シリコン酸 化膜をゲート絶縁膜として用いると、トンネル現象等に 40 よってゲートリーク特性が悪化し、その結果、低消費電 力のLSIを実現することが困難になる。

【0003】そとで、次世代のゲート絶縁膜として、シ リコン酸化膜に代わり、ハフニウム等の金属の酸化物か らなる高誘電率金属酸化膜が期待されている。例えば、 ハフニウムの金属酸化膜(HfO,膜)の比誘電率は2 0程度であるので、H f O, 膜をゲート絶縁膜として利 用した場合、SiO、膜に換算した膜厚が2nm以下の HfO、膜であっても、SiO、膜と同等以上の容量を 有することができる。しかも、HfO、膜をゲート絶縁 50 膜として利用することにより、SiO、膜と比較してリ

20

ーク電流が3桁以上低減されたトランジスタを実現する ことができる。

【0004】HfO、膜は、通常、スパッタ法又はCVD(chemical vapor deposition)法等を用いて成膜される。成膜直後のHfO、膜(つまりアズデボ状態の膜)は希フッ酸(DHF)溶液によって容易に溶解される。このため、DHF溶液はHfO、膜をウェットエッチングするためのエッチング液(以下、薬液と称することもある)として用いることができる。ところが、HfO、膜の成膜後にHfO、膜に対して熱処理を行なうと、HfO、膜のDHF溶液に対する溶解性が低下する(非特許文献 1 参照)。これは、成膜後の熱処理によって、HfO、膜の表面が変質したためと考えられる。【0005】

【非特許文献 1 】ジェイ・ジェイ・チャンバース ( J. J. Chambers)他、希フッ酸におけるハフニウム及びジルコニウムシリケートのエッチ速度の成分及び膜堆積後 熱処理依存性(Effect of Composition and Post-Deposition Annealing on the Etch Rateof Hafnium and Zir conium Silicates in Dilute HF)、米国電気化学会第 2 0 0 回講演会予稿集(The Electrochemical Society 200th Meeting abs.)、2001年 9月、1434ページ 【 O O O 6 】

【発明が解決しようとする課題】しかしながら、HfO 、膜をゲート絶縁膜として用いようとする場合、成膜後 の熱処理を行なった後においてHfO、膜をウェットエ ッチングにより除去したい場合も多い。

【0007】そこで、本願発明者らは、熱処理後のHf O、膜をウェットエッチングにより除去できる薬液を調べるため、熱処理後のHf O、膜を様々な薬液に浸した 30 場合におけるHf O、膜の膜厚変化を調べた。その結果を図1 に示す。尚、図1 において、「時間」はHf O、膜を薬液に浸す時間を示しており、「 $\Delta$ 」はHf O、膜の膜厚変化を示している。ここで、「 $\Delta$ 」がマイナスの値であることは、Hf O、膜の膜厚が増加していることを意味している。また、薬液名の「フッ化アンモ」、

「過水」、「P. S. エッチ液」はそれぞれ「フッ化アンモニウム」、「過酸化水素水」、「ポリシリコンエッチング液」を意味している。また、KOH以外の薬液の濃度は全て体積%である。また、「HF+NH、OH」の濃度1%は、備考欄に示す原液を純水で1体積%に希釈したことを意味する。また、「P. S. エッチ液」の備考欄に示す混合比は体積比である。さらに、備考欄の「はがれ」とは、HfO、膜の下地層がリフトオフされてはがれたことを意味している。

【0008】図1から明らかなように、熱処理後のHfO、 膜は、DHF溶液のみならず、半導体装置製造工程で一般的に使用される様々な薬品、例えば色々な濃度のフッ酸(HF)溶液等にもほとんど溶けない。すなわち、様々な薬液を用いたとしても、熱処理後のHfO。

膜をウェットエッチングにより除去することは困難である。その理由は次のように考えられている。一般的に、 HfO,膜等の金属酸化膜は、堆積後の熱処理によって

アモルファスからMonoclinic結晶に変化する。この変化 により、HfO,膜の表面にはHfO,の不動態膜が形 成され、その結果、HfO,膜をウェットエッチングに

より除去することが困難になる。

【0009】尚、HfO,の不動態膜は、熱濃硫酸等の非常に酸化力の強い酸でなければ、溶解させることができないことが知られている。しかし、そのような酸を半導体装置製造工程に利用することは現実的でなく、従って、熱処理後のHfO,膜をウェットエッチングにより除去することは非常に困難になる。このため、今後、HfO,膜をトランジスタに利用するにあたって、HfO,膜の完全な除去は大きな課題になると考えられる。また、HfO,以外の金属酸化膜、例えばジルコニウム(Zr)、ランタン(La)、タンタル(Ta)又はアルミニウム(A1)等の髙融点金属の酸化膜についても、HfO,と同様の傾向を示すものと考えられる。【0010】前記に鑑み、本発明は、熱処理等によってまでが容異した終鮮性金属酸化時もウェットである。

表面が変質した絶縁性金属酸化膜をウェットエッチングによって確実に除去できるようにすることを目的とする。

### [0011]

【課題を解決するための手段】前記の目的を達成するために様々な試行錯誤を重ねた結果、本願発明者らは、熱処理後のHfO、膜に対してウェットエッチングを行なう前に、HfO、膜をブラズマに暴露することによって、HfO、膜を、DHF溶液等を用いたウェットエッチングによって容易に除去できるようになることを見出した。その理由は、HfO、膜をブラズマに暴露することによって、HfO、膜における厚さ1乃至3nm程度の表面部がプラズマダメージを受け、その結果生じたダメージ層がウェットエッチングされやすくなるからであると考えられる。

【0012】図2は、本願発明者らにより得られた、熱処理後のHfO、膜のDHF溶液によるウェットエッチング量の、プラズマ処理時間(ウェットエッチング前に行なうプラズマ処理の処理時間)に対する依存性の調査40 結果を示す図である。ここで、プラズマガス種としては、HBrガスとCl、ガスとO。ガスとの混合ガス、及びHBrガスとCl、ガスとの混合ガスをそれぞれ用いた。図2に示すように、いずれのプラズマガス種を用いた場合にも、HfO、膜のウェットエッチングが可能となっている。このことから、本願発明者らは、ウェットエッチング前のプラズマ処理の働き、つまり、熱処理されたHfO、膜にダメージ層を形成するという働きは、プラズマガス種に限定されずに得られるものと考えている。但し、HfO、膜をゲート絶縁膜として用いる50 場合においてドライエッチングによるゲート電極形成か

(4)

ら連続してHfO、膜(ゲート電極の外側部分)にダメージ層を形成する場合等においては、ゲート電極のサイドエッチングを防止できるようなプラズマガス種を用いることが好ましい。

5

【0013】本発明は、以上の知見に基づきなされたも のであって、具体的には、本発明に係るウェットエッチ ング方法は、金属酸化膜が堆積された基板に対して熱処 理を行なう第1の工程と、熱処理が行なわれた金属酸化 膜の表面をプラズマに暴露する第2の工程と、プラズマ に暴露された金属酸化膜の少なくとも表面部をウェット 10 エッチングにより除去する第3の工程とを備えている。 【0014】本発明のウェットエッチング方法による と、金属酸化膜が堆積された基板に対して熱処理を行な った後、金属酸化膜の表面をプラズマに暴露し、その 後、金属酸化膜の少なくとも表面部をウェットエッチン グにより除去する。すなわち、熱処理により変質された 金属酸化膜、つまりウェットエッチングされにくくなっ た金属酸化膜の表面をプラズマに暴露する。このため、 金属酸化膜の少なくとも表面部に、ウェットエッチング されやすいダメージ層が形成される。従って、該ダメー 20 ジ層、つまり金属酸化膜の少なくとも表面部をウェット エッチングによって確実に除去することができる。

【0015】尚、ウェットエッチング可能なダメージ層は、金属酸化膜のうち表面から数nm程度の深さまでしか形成されないので、熱処理後の金属酸化膜の膜厚が大きい場合、ウェットエッチング後に金属酸化膜の一部が残ってしまう。すなわち、金属酸化膜を完全には除去できない。この場合、ブラズマ処理によって金属酸化膜にダメージ層を形成する際に、例えばドライエッチングガスを用いて金属酸化膜に対してエッチングを行なって予30め金属酸化膜を薄膜化しておくことが好ましい。このようにすると、金属酸化膜全体にダメージ層を形成でき、それにより金属酸化膜をウェットエッチングにより完全に除去することが可能となる。従って、後工程において金属酸化膜残りに起因して金属汚染が生じるという問題を回避できる等の効果を奏することができる。

【0016】本発明のウェットエッチング方法において、第2の工程は、基板にバイアス電力を印加する工程を含むことが好ましい。

【0017】 このようにすると、プラズマ中のイオンが 40 効率よく基板まで到達するため、金属酸化膜に対してより大きなプラズマダメージを与えることができるので、金属酸化膜のウェットエッチングがより簡単に行なえる。

【0018】本発明のウェットエッチング方法において、プラズマは、HBrを含むガスよりなるプラズマであることが好ましい。

【0019】とのようにすると、熱処理等によって表面 変更してもよい。また、シリコン膜(ポリシリコン膜) が変質した金属酸化膜に対して、HBrを含むガスがド がゲート電極の一部又は全部に用いられる場合には、金 ライエッチング作用を持つので、金属酸化膜にダメージ 50 属酸化膜の表面改質のためのブラズマ処理の際に、ゲー

層を形成すると同時に金属酸化膜を薄膜化することができる。これにより、金属酸化膜の全体にダメージ層を形成できるので、金属酸化膜をウェットエッチングにより完全に除去することが可能となる。但し、HBrを含むガスは、基板に対してもダメージを与えるため、ウェットエッチングの前に、HBrを含むガスよりなるプラズマに金属酸化膜の表面を暴露する場合、該プラズマ処理によって任意の膜厚まで金属酸化膜をエッチングを行なうことが好ましい。このようにすると、基板へのダメージを低減しながら、ウェットエッチングによる金属酸化膜の除去を行なうことができる。

【0020】本発明のウェットエッチング方法において、第3の工程は、フッ素を含む溶液を用いて行なわれることが好ましい。

【0021】 このようにすると、ウェットエッチングによって金属酸化膜を確実に除去することができる。

【0022】本発明のウェットエッチング方法において、金属酸化膜は、ハフニウム、ジルコニウム、ランタン、タンタル及びアルミニウムのうちの少なくとも1つを含む酸化膜であってもよい。

【0023】本発明に係る第1の半導体装置の製造方法は、金属酸化膜が堆積された基板に対して熱処理を行なう第1の工程と、熱処理が行なわれた金属酸化膜の上に導電膜を堆積する第2の工程と、導電膜をパターニングしてゲート電極を形成すると共に金属酸化膜におけるゲート電極の外側部分を露出させる第3の工程と、金属酸化膜の露出部分の表面をプラズマに暴露する第4の工程と、プラズマに暴露された金属酸化膜の露出部分をウェットエッチングにより除去する第5の工程とを備えている。

【0024】第1の半導体装置の製造方法によると、高誘電率ゲート絶縁膜となる金属酸化膜におけるゲート電極の外側部分の除去に、本発明のウェットエッチング方法を用いるため、金属酸化膜の除去対象部分を完全に除去することが可能となる。このため、次工程以降のプロセスにおいて、金属酸化膜を構成する金属に起因して汚染が生じる事態を確実に回避することができる。従って、従来のMOSプロセスにおけるゲート絶縁膜として、シリコン酸化膜に代えて高誘電率金属酸化膜を用いた場合にも、高信頼性を有する半導体装置を歩留まり良く製造することができる。

【0025】尚、第1の半導体装置の製造方法において、ゲート電極となる導電膜は、例えば金属膜とシリコン膜との積層構造を有していてもよい。この場合、導電膜をパターニングするためのドライエッチングにおいて、エッチング対象毎に必要に応じてエッチング条件を変更してもよい。また、シリコン膜(ポリシリコン膜)がゲート電極の一部又は全部に用いられる場合には、金属酸化酶の表面時間のためのブラズマ処理の際に、ゲー

ト電極を構成するポリシリコン膜の側面がエッチングされることを防止する必要がある。従って、この場合の表面改質プラズマ処理に用いられるガスは酸素を含まないことが好ましい。

【0026】また、第1の半導体装置の製造方法において、第3の工程は、ゲート電極形成領域を覆うマスクバーターンを用いて導電膜及び金属酸化膜に対して順次プラズマエッチングを行ない、それによって金属酸化膜におけるゲート電極の外側部分を薄くする工程を含むことが好ましい。

【0027】 このようにすると、金属酸化膜の除去対象 部分を薄膜化することにより、該除去対象部分の全体に ダメージ層を形成できるので、該除去対象部分をウェッ トエッチングにより完全に除去することが可能となる。 【0028】本発明に係る第2の半導体装置の製造方法 は、基板上にダミーゲート電極を形成する第1の工程 と、ダミーゲート電極の側面に絶縁性のサイドウォール を形成する第2の工程と、ダミーゲート電極及びサイド ウォールが形成された基板の上に層間絶縁膜を、ダミー ゲート電極の上面が露出するように形成する第3の工程 20 と、ダミーゲート電極を除去し、それによりサイドウォ ールを壁面とする凹部を層間絶縁膜に形成する第4の工 程と、層間絶縁膜の上に金属酸化膜を、凹部が途中まで 埋まるように堆積する第5の工程と、金属酸化膜が堆積 された基板に対して熱処理を行なう第6の工程と、熱処 理が行なわれた金属酸化膜の上に導電膜を、凹部が完全 に埋まるように堆積する第7の工程と、導電膜における 凹部の外側部分を除去することによって、凹部にゲート 電極を形成すると共に金属酸化膜における凹部の外側部 分を露出させる第8の工程と、金属酸化膜の露出部分の 30 表面をプラズマに暴露する第9の工程と、プラズマに暴 露された金属酸化膜の露出部分をウェットエッチングに より除去する第10の工程とを備えている。

【0029】第2の半導体装置の製造方法によると、リ プレイスメント型のMISトランジスタの形成におい て、髙誘電率ゲート絶縁膜となる金属酸化膜におけるゲ ート電極形成用凹部の外側部分の除去に、本発明のウェ ットエッチング方法を用いるため、金属酸化膜の除去対 象部分を完全に除去することが可能となる。このため、 次工程以降のプロセスにおいて、金属酸化膜を構成する 40 金属に起因して汚染が生じる事態を確実に回避すること ができる。従って、ゲート絶縁膜として、シリコン酸化 膜に代えて髙誘電率金属酸化膜を用いた場合にも、信頼 性が高いリプレイスメント型のMISトランジスタを有 する半導体装置を歩留まり良く製造することができる。 【0030】第2の半導体装置の製造方法において、第 1の工程は、基板とダミーゲート電極との間にダミーゲ ート絶縁膜を形成する工程を含み、第4の工程は、ダミ ーゲート絶縁膜を除去する工程を含んでいてもよい。

9の工程は、金属酸化膜の露出部分に対してブラズマエッチングを行ない、それによって金属酸化膜の露出部分を薄くする工程を含むことが好ましい。

【0032】 このようにすると、金属酸化膜の除去対象部分を薄膜化することにより、該除去対象部分の全体にダメージ層を形成できるので、該除去対象部分をウェットエッチングにより完全に除去することが可能となる。【0033】

【発明の実施の形態】(第1の実施形態)以下、本発明 10 の第1の実施形態に係るウェットエッチング方法について図面を参照しながら説明する。

【0034】図3(a)~(d)は、第1の実施形態に係るウェットエッチング方法の各工程を示す断面図である。

【0035】まず、例えばスパッタ蒸着装置を用いて、図3(a)に示すように、シリコン基板11の上に、HfO、膜(堆積直後のHfO、膜)12を堆積する。【0036】次に、シリコン基板11に対して熱処理、例えば高速熱窒化処理(RTN処理)を行なう。これにより、図3(b)に示すように、堆積直後のHfO、膜12が変質して、ウェットエッチング不可能なHfO、膜(熱処理後のHfO、膜)12aとなる。ここで、具体的な熱処理条件は、チャンパー内雰囲気が窒素雰囲気、熱処理温度が800℃、熱処理時間が60秒である

【0037】次に、例えば誘導結合プラズマ(ICP)型ドライエッチング装置を用いて、熱処理後のHfO。膜12aをプラズマに暴露し、それによって、熱処理後のHfO。膜12aの表面にプラズマダメージを与える。具体的なプラズマ処理条件は、プラズマガス種がHBrがスとCl、ガスとO。ガスとの混合ガス(流量比はHBr:Cl、:O、=100:15:10)、ドライエッチング装置のチャンバー内の全圧力が8Pa、シリコン基板11に印加するバイアス電力が60W、プラズマ発生用のソースパワーが500Wである。このようなプラズマ処理を行なうことによって、図3(c)に示すように、プラズマ中のイオン13等により、熱処理後のHfO。膜12aにおける表面から1~3nm程度の深さまでの領域に、ウェットエッチング可能なダメージ層12bが形成される。

[0038]次に、図3(d)に示すように、例えば1 質量%濃度程度のフッ酸が含まれた希フッ酸(DHF) 溶液を用いてダメージ層12bに対してウェットエッチ ングを行ない、それによってダメージ層12b、つまり 熱処理後のHfO,膜12aの表面部を除去する。

【0039】第1の実施形態によると、HfO、膜12 1の工程は、基板とダミーゲート電極との間にダミーゲ ート絶縁膜を形成する工程を含み、第4の工程は、ダミ ーゲート絶縁膜を除去する工程を含んでいてもよい。 【0031】第2の半導体装置の製造方法において、第50をウェットエッチングにより除去する。すなわち、熱処 理により変質されてウェットエッチングされにくくなっ たHfO、膜12aの表面をプラズマに暴露する。この ため、熱処理後のHfO、膜12aの表面部に、ウェッ トエッチングされやすいダメージ層12bが形成され る。従って、ダメージ層12b、つまり熱処理後のHf 〇、膜12aの表面部をウェットエッチングによって確 実に除去できる。

9

【0040】また、第1の実施形態によると、熱処理後 のHfO、膜12aの表面をプラズマに暴露する際に、 シリコン基板11にバイアス電力を印加する。このた め、プラズマ中のイオン13が効率よくシリコン基板1 1まで到達するため、HfO,膜12aに対してより大 きなプラズマダメージを与えることができるので、Hf O. 膜12aのウェットエッチングがより簡単に行なえ る。

【0041】尚、第1の実施形態においては、ダメージ 層12bの除去後に、熱処理後のHfO,膜12aの一 部分が残存する。すなわち、ウェットエッチング可能な ダメージ層は、HfO、膜のうち表面から数nm程度の の膜厚が大きい場合、ウェットエッチング後にHfOx 膜の一部が残ってしまう。言い換えると、HfO、膜を 完全には除去できない。この場合、プラズマ処理によっ てHfO,膜にダメージ層を形成する際に、例えばドラ イエッチングガスを用いてHfO,膜に対してエッチン グを行なって予めHfO、膜を薄膜化しておくことが好 ましい。このようにすると、HfO、膜全体にダメージ 層を形成でき、それによりHfO、膜をウェットエッチ ングにより完全に除去することが可能となる。従って、 後工程においてHfO、膜残りに起因して金属汚染が生 30 じるという問題を回避できる等の効果を奏することがで きる。

【0042】また、第1の実施形態において、熱処理後 のHfO、膜12aに対するプラズマ処理で用いるプラ ズマガス種は特に限定されるものではないが、HBrを 含むガスよりなるプラズマを用いると次のような効果が 得られる。すなわち、熱処理等によって表面が変質した HfO、膜に対して、HBrを含むガスがドライエッチ ング作用を持つので、HfO、膜にダメージ層を形成す ると同時にHfO、膜を薄膜化することができる。これ 40 により、HfO、膜の全体にダメージ層を形成できるの で、HfO, 膜をウェットエッチングにより完全に除去 することが可能となる。但し、HBrを含むガスは、基 板に対してもダメージを与えるため、ウェットエッチン グの前に、HBrを含むガスよりなるプラズマにHfO ,膜の表面を暴露する場合、該プラズマ処理によって任 **意の膜厚までHfO,膜をエッチングした後、HfO.** 膜に対してウェットエッチングを行なうことが好まし い。このようにすると、基板へのダメージを低減しなが

うことができる。

【0043】また、第1の実施形態において、熱処理後 のHfO, 膜12a (ダメージ層12b) に対するウェ ットエッチングで用いる薬液は特に限定されるものでは ないが、フッ素を含む薬液を用いると次のような効果が 得られる。すなわち、ウェットエッチングによってダメ ージ層12bを確実に除去することができる。

【0044】また、第1の実施形態において、ウェット・ エッチング対象としてHfO、膜を用いたが、ウェット 10 エッチング対象となる金属酸化膜は特に限定されるもの ではない。具体的には、ハフニウム、ジルコニウム、ラ ンタン、タンタル及びアルミニウムのうちの少なくとも 1 つを含む酸化膜、例えばジルコニウム酸化膜、ランタ ン酸化膜、タンタル酸化膜又はアルミニウム酸化膜等で あれば、本実施形態と同様の効果が得られる。

【0045】(第2の実施形態)以下、本発明の第2の 実施形態に係る半導体装置の製造方法、具体的にはHf O、膜等の金属酸化膜をゲート絶縁膜として備えた半導 体装置の製造方法について図面を参照しながら説明す 深さまでしか形成されないので、熱処理後のHfO,膜 20 る。ととで、HfO,膜等の金属酸化膜はシリコン酸化 膜よりも高い誘電率を持つため、シリコン酸化膜に代わ る次世代のゲート絶縁膜として特に期待されている。 尚、本実施形態では、高誘電率ゲート絶縁膜となる金属 酸化膜におけるゲート電極の外側部分の除去に、本発明 のウェットエッチング方法 (第1の実施形態参照)を用 いる。

> 【0046】図4(a)~(c)及び図5(a)~. (c)は、第2の実施形態に係る半導体装置の製造方法 の各工程を示す断面図である。

【0047】まず、図4(a)に示すように、素子分離 絶縁膜22が形成されたシリコン基板21上に、例えば スパッタ法により、ゲート絶縁膜となる厚さ5nm程度 のHfO、膜(堆積直後のHfO、膜)23を堆積す る。ここで、スパッタ条件は、使用ターゲットがHfタ ーゲット、RFパワーが200W、チャンパー内圧力が、 0. 4 k P a、使用ガスが、アルゴン(A r )ガスと酸 素(O,)ガスとの混合ガス(流量は両方とも10ml /min (標準状態))である。

【0048】次に、シリコン基板21に対して熱処理、 例えばRTN処理を行なう。ここで、具体的な熱処理条 件は、熱処理温度が800°C、熱処理時間が60秒であ る。この熱処理は、堆積したHfO、膜23を緻密化 し、それによりHfO,膜23を安定化させると共にそ の電気的特性を向上させるために行なうものである。と の熱処理により、HfO、膜23はアモルファスからMo noclinic結晶に変質する。その結果、図4(b)に示す ように、堆積直後のHfO、膜23は、ウェットエッチ ング不可能なHfO、膜(熱処理後のHfO、膜)23 aとなる。

ら、ウェットエッチングによるHfO、膜の除去を行な 50 【0049】次に、図4(c)に示すように、熱処理後

のHfO、膜23aの上に、ゲート電極となるポリシリ コン膜24を形成する。その後、図5(a)に示すよう に、ポリシリコン膜24の上に、ゲート電極形成領域を **覆うマスクパターン25を形成する。具体的には、ポリ** シリコン膜24の上に、マスクパターン25つまりハー ドマスクとなるシリコン窒化膜(図示省略)を形成した 後、該シリコン窒化膜をパターニングするためのレジス ト膜(図示省略)を塗布する。その後、公知のリソグラ フィー法等により該レジスト膜をパターニングした後、 パターン化されたレジスト膜をマスクとしてシリコン窒 10 化膜をパターニングにし、それによってマスクパターン 25を形成する。その後、レジスト膜をアッシング処理 により除去する。

11

【0050】次に、例えばICP型ドライエッチング装 置を用いて、図5(b)に示すように、マスクバターン 25を用いてポリシリコン膜24に対してドライエッチ ングを行なうことにより、ゲート電極24aを形成す る。ここで、具体的なドライエッチング条件は、プラズ マガス種がHBrガスとС1、ガスとの混合ガス(流量 比はHBr:Cl<sub>2</sub>=100:15)、ドライエッチン 20 グ装置のチャンパー内の全圧力が8Pa、シリコン基板 21に印加するバイアス電力が60W、プラズマ発生用 のソースパワーが500♥である。

【0051】本実施形態においては、前述のドライエッ チングにより、ポリシリコン膜24におけるマスクパタ ーン25の外側部分を除去して、熱処理後のHfO,膜 23aにおけるマスクパターン25(つまりゲート電極 24a)の外側部分を露出させた後、引き続いて、Hf O, 膜23aの露出部分に対してドライエッチングを行 なう。そして、HfO、膜23aの露出部分、つまりH 30 fO, 膜23aにおけるゲート電極24aの外側部分の 厚さが3nm程度になったところでドライエッチングを 停止する。これにより、HfO、膜23aにおけるゲー ト電極24 aの外側部分の全体がプラズマ中のイオン等 によるダメージを受ける結果、図5 (b) に示すよう に、シリコン基板21におけるゲート電極24aの外側 部分の上には、ウェットエッチング可能なダメージ層 2 3 b のみが残される。

【0052】ととで、HfO、膜の膜厚制御について図 6を用いて説明する。図6は、本願発明者らにより得ら 40 れた、熱処理後のHfO、膜及び熱処理なしのHfO。 膜(つまりアズデボ状態の膜)のそれぞれのドライエッ チングレートの比較結果を示す図である。ここで、該比 較結果は、図5 (b) に示すゲート電極24aの形成工 程における前述のドライエッチング条件を用いて得られ たものである。図6において、横軸はエッチング時間を 示しており、縦軸はエッチングされたHfO,膜の膜厚 を示している。また、参考のため、図6において、熱酸 化膜(SiO,膜)のドライエッチングレートも示して いる。図6の実験結果に示すように、熱処理なし(熱処 50 において、HfO,膜23aを構成する金属(Hf)に

理前)のHfO、膜のドライエッチングレートは約30 A/minであり、熱処理後のHfO、膜のドライエッ チングレートは約25A/minである。すなわち、熱 処理前後でHfO、膜のドライエッチングレートがほぼ 同じであるため、熱処理後のHfO、膜に対してドライ エッチングによる膜厚制御を比較的簡単に行なえること が分かる。従って、予め厚さ1乃至3 n m程度のHfO ,膜が基板表面に残るようなドライエッチング条件を予 め抽出しておくことにより、後工程のウェットエッチン グにより除去可能な厚さを持つダメージ層(HfO , 膜) が残るようにドライエッチングを行なうことがで きる。

【0053】次に、図5(c)に示すように、例えば1 重量%濃度程度のフッ酸が含まれた希フッ酸(DHF) 溶液を用いてダメージ層23bに対してウェットエッチ ングを行ない、それによってダメージ層23b(つまり HfO、膜23aの露出部分)を除去する。これによ り、ドライエッチングダメージをシリコン基板21に与 えることなく、HfO、膜23aにおけるゲート電極2 4 a の外側部分をウェットエッチングによって完全に除 去できる。その結果、シリコン基板21上に、HfO, 膜23 a よりなる高誘電率ゲート絶縁膜を介してゲート 電極24 aが形成された構造が完成する。尚、マスクバ ターン25の除去は、図5(c)に示すウェットエッチ ング工程の前に行なってもよいし又は該ウェットエッチ ング工程の後に行なってもよい。

【0054】その後、図示は省略しているが、従来から 知られている通常のMOSトランジスタ製造プロセスに 従ってトランジスタを形成する。具体的には、イオン注 入技術により、ソース領域及びドレイン領域となるエク ステンション用の不純物拡散層を形成した後、シリコン 窒化膜等よりなるゲート側壁絶縁膜を形成する。続い て、ソース領域及びドレイン領域となる高濃度不純物拡 散層を形成した後、サリサイドプロセス及び層間絶縁膜 形成等を行なう。

【0055】以上に説明したように、第2の実施形態に よると、HfO、膜23が堆積されたシリコン基板21 に対して熱処理を行なった後、熱処理後のHfO, 膜2 3aの上にポリシリコン膜24を形成する。その後、ポ リシリコン膜24をパターニングしてゲート電極24a を形成すると共にHfO, 膜23aにおけるゲート電極 24aの外側部分を露出させる。その後、HfO、膜2 3 a の露出部分の表面をプラズマに暴露した後、該露出 部分をウェットエッチングにより除去する。すなわち、 第2の実施形態においては、高誘電率ゲート絶縁膜とな るHfO、膜23aにおけるゲート電極24aの外側部 分の除去に、本発明のウェットエッチング方法を用いる ため、HfO、膜23aの除去対象部分を完全に除去す ることが可能となる。このため、次工程以降のプロセス

起因して汚染が生じる事態を確実に回避することができ る。従って、従来のMOSプロセスにおけるゲート絶縁 膜として、シリコン酸化膜に代えてHfO、膜つまり高 誘電率金属酸化膜を用いた場合にも、高信頼性を有する 半導体装置を歩留まり良く製造することができる。

【0056】また、第2の実施形態によると、HfO、 膜23aにおけるゲート電極24aの外側部分をプラズ マに暴露する際に、ゲート電極形成領域を覆うマスクバ ターン25を用いてポリシリコン膜24及びHfO,膜 23aに対して順次プラズマエッチングを行ない、それ 10 によってHfO、膜23aにおけるゲート電極24aの 外側部分を薄くする。このため、HfO、膜23aにお けるゲート電極24aの外側部分、つまりHfO、膜2 3 a の除去対象部分を薄膜化することにより、該除去対 象部分の全体にダメージ層23bを形成できるので、該 除去対象部分をウェットエッチングにより完全に除去す ることが可能となる。

【0057】尚、第2の実施形態において、HfO、膜 23の堆積にスパッタ法を用いたが、これに代えて、C 場合、通常の熱CVD法を用いてもよいし、又はソース ガスをパルス状に供給することによりhigh-k層 (HfO、層)を原子1層分ずつ堆積するALD (Atom ic Layer Deposition ) 法を用いてもよい。

【0058】また、第2の実施形態において、ゲート電 極となる導電膜の種類は特に限定されるものではない。 ゲート電極となる導電膜は、例えば金属膜とシリコン膜 との積層構造を有していてもよい。この場合、導電膜を パターニングするためのドライエッチングにおいて、エ ッチング対象毎に必要に応じてエッチング条件を変更し 30 てもよい。但し、シリコン膜(ポリシリコン膜)がゲー ト電極の一部又は全部に用いられる場合には、金属酸化 膜(本実施形態ではHfO、膜)の表面改質のためのプ ラズマ処理の際に、ゲート電極を構成するポリシリコン 膜の側面がエッチングされることを防止する必要があ る。従って、この場合の表面改質プラズマ処理に用いら れるガスは酸素を含まないことが好ましい。

【0059】具体的には、第2の実施形態において、図 5 (b) に示すドライエッチング工程では酸素ガスを使 用していない。これは、ゲート電極24aとなるポリシ 40 リコン膜24がサイドエッチングされないように考慮し たためである。金属酸化膜にダメージ層を形成するため のプラズマ処理においては、エッチング作用を特に有し ていないガス等を含めて、多くの種類のガスが使用可能 である。しかし、金属酸化膜上にポリシリコン膜が形成 されているような場合、エッチングガスが酸素ガスを含 むと、酸素ガスよりなるプラズマがポリシリコン膜をそ の側面からエッチングしてしまう恐れがある。そこで、 金属酸化膜(本実施形態ではHfO, 膜)に対するプラ ズマ処理(本実施形態ではエッチングを含む)の際に

は、ポリシリコン膜がサイドエッチングされないように 酸案ガスを用いないようにすることが好ましい。また、 この点に留意して、ゲート電極となるポリシリコン膜に 対するエッチング工程と、HfO、膜に対するエッチン グ工程とを、互いに異なるエッチング条件で行なっても

【0060】また、第2の実施形態において、熱処理後 のHfO、膜23aに対するプラズマ処理で用いるブラ ズマガス種は特に限定されるものではないが、HBrを 含むガスよりなるブラズマを用いると次のような効果が 得られる。すなわち、熱処理等によって表面が変質した HfO、膜に対して、HBrを含むガスがドライエッチ ング作用を持つので、HfO,膜にダメージ層を形成す ると同時にHfO、膜を薄膜化することができる。これ により、HfO、膜の全体にダメージ層を形成できるの で、HfO、膜をウェットエッチングにより完全に除去 することが可能となる。但し、HBrを含むガスは、基 板に対してもダメージを与えるため、ウェットエッチン グの前に、HBrを含むガスよりなるプラズマにHfO VD法等の他の方法を用いてもよい。CVD法を用いる 20 , 膜の表面を暴露する場合、該ブラズマ処理によって任 意の膜厚までHfO、膜をエッチングした後、HfO、 膜に対してウェットエッチングを行なうことが好まし い。このようにすると、基板へのダメージを低減しなが ら、ウェットエッチングによるHfO、膜の除去を行な うことができる。

> 【0061】また、第2の実施形態において、熱処理後 のHfO、膜23a(ダメージ層23b)に対するウェ ットエッチングで用いる薬液は特に限定されるものでは ないが、フッ素を含む薬液を用いると次のような効果が 得られる。すなわち、ウェットエッチングによってダメ ージ層23bを確実に除去することができる。

【0062】また、第2の実施形態において、ゲート絶 縁膜としてHfO、膜を用いたが、ゲート絶縁膜となる 金属酸化膜は特に限定されるものではない。具体的に は、ハフニウム、ジルコニウム、ランタン、タンタル及 びアルミニウムのうちの少なくとも1つを含む酸化膜、 例えばジルコニウム酸化膜、ランタン酸化膜、タンタル 酸化膜又はアルミニウム酸化膜等であれば本実施形態と 同様の効果が得られる。

【0063】(第3の実施形態)以下、本発明の第3の 実施形態に係る半導体装置の製造方法、具体的には本発 明のウェットエッチング方法(第1の実施形態参照)を 用いて、HfO、膜等の金属酸化膜をゲート絶縁膜とし て備えたリプレイスメント型トランジスタを製造する方 法について図面を参照しながら説明する。

[0064]図7(a)~(d)及び図8(a)~ (c)は、第3の実施形態に係る半導体装置の製造方法 の各工程を示す断面図である。

【0065】まず、図7(a) に示すように、シリコン 50 基板51上に例えばSTI (shallow trench isolatio

n) 構造を持つ素子分離絶縁膜52を形成する。続い て、シリコン基板51上に、例えば厚さ1~5nm程度 のシリコン酸化膜よりなるダミーゲート絶縁膜53(最 終的に除去される)を形成する。続いて、ダミーゲート 絶縁膜53の上に、例えば厚さ150nm程度のポリシ リコン膜よりなるダミーゲート電極54 (最終的に除去 される)を形成する。ダミーゲート絶縁膜53及びダミ ーゲート電極54は、通常の半導体プロセスで使用され る、酸化法又はCVD法等の各種成膜技術、リソグラフ ィー技術及びエッチング技術等を用いて形成される。続 10 いて、ダミーゲート電極54をマスクとしてシリコン基 板51に対してイオン注入を行なうことにより、ソース 領域及びドレイン領域となるエクステンション用の不純 物拡散層(図示省略)を形成する。続いて、CVD法及 びドライエッチング法により、ダミーゲート電極54の 側面に、例えばシリコン酸化膜等よりなる幅20~40 nm程度のゲート側壁絶縁膜(サイドウォール)55を 形成する。次に、ダミーゲート電極54及びゲート側壁 絶縁膜55をマスクとしてシリコン基板51に対してイ オン注入を行なうことにより、ソース領域及びドレイン 20 領域となる髙濃度不純物拡散層(図示省略)を形成す る。さらに、ダミーゲート電極54をマスクとして、サ リサイドプロセス技術により、ソース領域及びドレイン 領域のそれぞれの上のみに、例えば厚さ40nm程度の コバルトシリサイド膜(図示省略)を形成する。その 後、ダミーゲート電極54等の上を含むシリコン基板5

【0066】次に、図7(b)に示すように、例えばHBr等のハロゲン原子を含むガスを用いて、ダミーゲート電極54を、層間絶縁膜56及びゲート側壁絶縁膜55に対して選択的に除去する。さらに、例えば希フッ酸溶液等を用いたウェットエッチングにより、ダミーゲート絶縁膜53を除去する。これにより、層間絶縁膜56に、ゲート側壁絶縁膜55を壁面とする凹部(ゲート電極形成用溝)57が形成される。

1の上に、例えばCVD法によりシリコン酸化膜等より

なる層間絶縁膜56を堆積した後、例えば化学機械研磨

(CMP) 法により層間絶縁膜56を平坦化してダミー

ゲート電極54の上面を露出させる。

【0067】次に、図7(c)に示すように、例えばスパッタ法又はCVD法により、層間絶縁膜56の上に、ゲート絶縁膜となる厚さ5nm程度のHfO、膜(堆積直後のHfO、膜)58を形成する。これにより、凹部57が途中まで埋まる。

【0068】次に、シリコン基板51に対して熱処理、例えばRTN処理を行なう。ここで、具体的な熱処理条件は、チャンバー内雰囲気が窒素雰囲気、熱処理温度が800℃、熱処理時間が60秒である。この熱処理により、HfO、膜(堆積直後のHfO、膜)58は、図7(d)に示すように、ウェットエッチング不可能なHfO、膜(熱処理後のHfO、膜)58aとなる。

16

【0069】尚、本実施形態において、以上に説明した図7(a)~(d)に示す工程は、N型MISトランジスタ形成領域及びP型MISトランジスタ形成領域の双方に対して行なわれるが、各図面においては一方のトランジスタ形成領域のみを示しており、他方のトランジスタ形成領域については図示を省略している。

【0070】次に、図8(a)に示すように、熱処理後のHfO、膜58aの上に、例えばCVD法等を用いて、ゲート電極となるタングステン膜59を、凹部57が完全に埋まるように堆積する。

【0071】次に、図8(b)に示すように、例えばCMP技術又はドライエッチング技術を用いて、タングステン膜59における凹部57の外側部分を除去することによって、凹部57にゲート電極59aを形成する。これにより、HfO,膜58aにおける凹部57の外側部分が露出する。続いて、HfO,膜58aの露出部分に対してプラズマドライエッチングを行ない、それにより該露出部分の厚さを3nm程度まで薄くする。このとき、シリコン基板51にバイアス電力を印加することにより、プラズマ中のイオン60等により、HfO,膜58aの露出部分の全体がダメージを受ける。その結果、図8(b)に示すように、層間絶縁膜56における凹部57の外側部分の上には、ウェットエッチング可能なダメージ層58bのみが残される。

【0072】次に、図8(c)に示すように、例えば1 重量%濃度程度のフッ酸が含まれた希フッ酸(DHF) 溶液を用いてダメージ層58bに対してウェットエッチ ングを行ない、それによってダメージ層58b(つまり HfO,膜58aの露出部分)を除去する。これによ り、HfO。膜をCMP法によって除去した場合のよう にHfによる金属汚染を発生させてしまうことなく、H fO,膜58aにおける凹部57の外側部分をウェット エッチングによって完全に除去できる。その結果、Hf O,膜58aよりなる高誘電率ゲート絶縁膜を介してゲート電極59aが凹部57に形成された、リプレイスメ ント型トランジスタ構造が完成する。

【0073】以上に説明したように、第3の実施形態によると、シリコン基板51上にダミーゲート絶縁膜53を介してダミーゲート電極54を形成した後、ダミーゲ40一ト電極54の側面にゲート側壁絶縁膜55を形成し、その後、ダミーゲート電極54及びゲート側壁絶縁膜55のそれぞれの上を含むシリコン基板51の上に層間絶縁膜56を、ダミーゲート電極54及びダミーゲート絶縁膜53を除去し、それによりゲート側壁絶縁膜55を壁面とする凹部57を層間絶縁膜56に形成した後、層間絶縁膜56の上に出りの、膜58を、凹部57が途中まで埋まるように堆積する。その後、HfO、膜58が堆積されたシリコン基板51に対して熱処理を行50なった後、熱処理後のHfO、膜58aの上にタングス

テン膜59を、凹部57が完全に埋まるように堆積す る。その後、タングステン膜59における凹部57の外 側部分を除去することによって、凹部57にゲート電極 59aを形成すると共にHfO、膜58aにおける凹部 57の外側部分を露出させる。その後、HfO, 膜58 aの露出部分の表面をプラズマに暴露した後、該露出部 分をウェットエッチングにより除去する。すなわち、第 3の実施形態では、リプレイスメント型のMISトラン ジスタの形成において、高誘電率ゲート絶縁膜となるH f O, 膜 5 8 a における凹部 5 7 (ゲート電極形成用凹 10 部)の外側部分の除去に、本発明のウェットエッチング 方法を用いるため、HfO、膜58aの除去対象部分を 完全に除去することが可能となる。具体的には、HfO , 膜をCMP法によって除去した場合のようにHfによ る金属汚染を発生させてしまうことを確実に防止でき る。このため、次工程以降のプロセスにおいて、HfO ,膜58aを構成する金属に起因して汚染が生じる事態 を確実に回避することができる。従って、ゲート絶縁膜 として、シリコン酸化膜に代えてHfO、膜つまり高誘 電率金属酸化膜を用いた場合にも、信頼性が高いリブレ イスメント型のMISトランジスタを有する半導体装置 を歩留まり良く製造することができる。

17

【0074】また、第3の実施形態によると、HfO、膜58aにおける凹部57の外側部分、つまりHfO、膜58aの露出部分をプラズマに暴露する際に、眩露出部分に対してプラズマエッチングを行ない、それによって眩露出部分を薄くする。このため、HfO、膜58aの露出部分、つまりHfO、膜58aの除去対象部分を薄膜化することにより、該除去対象部分の全体にダメージ層58bを形成できるので、該除去対象部分をウェッ 30トエッチングにより完全に除去することが可能となる。【0075】尚、第3の実施形態において、HfO、膜58の堆積方法は特に限定されるものではない。【0078】また、第3の実施形態において、ゲート第

【0076】また、第3の実施形態において、ゲート電 極となる導電膜の種類は特に限定されるものではない。 【0077】また、第3の実施形態において、熱処理後 のHfO、膜58aに対するプラズマ処理(本実施形態 ではプラズマドライエッチング) で用いるプラズマガス 種は特に限定されるものではないが、HBrを含むガス よりなるプラズマを用いると次のような効果が得られ る。すなわち、熱処理等によって表面が変質したHfO 、膜に対して、HBrを含むガスがドライエッチング作 用を持つので、HfO<sub>1</sub>膜にダメージ層を形成すると同 時にHfO, 膜を薄膜化することができる。これによ り、HfO、膜の全体にダメージ層を形成できるので、 HfO、膜をウェットエッチングにより完全に除去する ことが可能となる。但し、HBrを含むガスは、基板に 対してもダメージを与えるため、ウェットエッチングの 前に、HBrを含むガスよりなるプラズマにHfO。膜 の表面を暴露する場合、該プラズマ処理によって任意の 50 11

膜厚までHfO、膜をエッチングした後、HfO、膜に対してウェットエッチングを行なうことが好ましい。このようにすると、基板へのダメージを低減しながら、ウェットエッチングによるHfO、膜の除去を行なうことができる。

【0078】また、第3の実施形態において、熱処理後のHfO、膜58a(ダメージ層58b)に対するウェットエッチングで用いる薬液は特に限定されるものではないが、フッ素を含む薬液を用いると次のような効果が得られる。すなわち、ウェットエッチングによってダメージ層58bを確実に除去することができる。

【0079】また、第3の実施形態において、ゲート絶縁膜としてHfO、膜を用いたが、ゲート絶縁膜となる金属酸化膜は特に限定されるものではない。具体的には、ハフニウム、ジルコニウム、ランタン、タンタル及びアルミニウムのうちの少なくとも1つを含む酸化膜、例えばジルコニウム酸化膜、ランタン酸化膜、タンタル酸化膜又はアルミニウム酸化膜等であれば本実施形態と同様の効果が得られる。

#### [0080]

【発明の効果】本発明によると、熱処理により変質された金属酸化膜、つまりウェットエッチングされにくくなった金属酸化膜の表面をプラズマに暴露する。このため、金属酸化膜に、ウェットエッチングされやすいダメージ層が形成される。従って、ダメージ層が形成された金属酸化膜をウェットエッチングによって確実に除去することができる。

## 【図面の簡単な説明】

【図1】本願発明者らにより得られた、熱処理後のHfO、膜を様々な薬液に浸した場合におけるHfO、膜の膜厚変化の調査結果を示す図である。

【図2】本願発明者らにより得られた、熱処理後のH f O、 膜のウェットエッチング量のプラズマ処理時間に対する依存性の調査結果を示す図である。

【図3】(a)~(d)は本発明の第1の実施形態に係. るウェットエッチング方法の各工程を示す断面図であ る。

【図4】(a)~(c)は本発明の第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 【図5】(a)~(c)は本発明の第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 【図6】本願発明者らにより得られた、熱処理後のHfO、膜及び熱処理なしのHfO、膜のそれぞれのドライエッチングレートの比較結果を示す図である。

【図7】(a)~(d)は本発明の第3の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 【図8】(a)~(c)は本発明の第3の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 【符号の説明】

# 11 シリコン基板

19

12 堆積直後のHfO、膜

12a 熱処理後のHfO,膜

12b ダメージ層

13 ブラズマ中のイオン

2 1 シリコン基板

22 素子分離絶縁膜

23 堆積直後のHfO。膜

23a 熱処理後のHfO, 膜

**薬液 | 強度(%)| 時間(nin)|Δ(A)|** 

30

30

アンモニア

IP+過水 HP+過水 2+3

23b ダメージ層

24 ポリシリコン膜

24a ゲート電極

25 マスクパターン

5 1 シリコン基板 \* 52 索子分離絕縁膜

53 ダミーゲート絶縁膜

5 4 ダミーゲート電極

ゲート側壁絶縁膜 55

56 層間絶縁膜

5 7 凹部

58 堆積直後のHfO、膜

58a 熱処理後のHfO, 膜

58b ダメージ層

10 59 タングステン膜

59a ゲート電極

6.0 プラズマ中のイオン

\*

[図1]

佛考

KOH	2(重量的	3	-2	
HCL .	3. 6	3	6	
HF	50	1	4	
HP	10	3	0	はがれ
フォ化プンモ	4	3	0	
HF	1. 2	3	-4	
HP	1.2	3	0	
HF	10	0.5	3	
HF	10	1	10	
HP	5	1	7	
HP	5	2	231	はがれ
HP+NH4OH	1	1	-1	(原被:HF 1%50ml+Nib 10%1ml)
HP+NHcOH	1	1	.0	(原被:HF 1%50ml+NHs 10%2ml)
HF+NH4OH	1	1	0	(原按:HF 1%50ml +NEs 10%3ml)
HF+NHcOH	1	1	۴	(原統:HF 1%50ml+NHs 10%10ml)
蘇酸	10	1	1	
硫酸	10	3	0	
塩酸	10	ı	-3	
故酸	10	3	-4	
硝酸	10	3	4	
朝酿	10	1	-5	
沙陵	10	1	1	
りり酸	10	3	-1	
過水	10	3	1	
過水中	10+10	1. 6	0	はがれ
過水+四	3+1	1	6	(RxOz 3%50m1 + HF 1%50m1)
過水+吓	9+1	3	10	(HxO2 3%50m1 + HF 1%50m1)
計費	原被	1	4	
節酸	原被	3	1	
と ラグン	40	1	-2	
ピデン	40	3	1	
P.S. エッチ液	原被	1	-16	(硝酸:酢酸:77酸=200:80:3)
P.S. エッナ液	原液	3	-117	はがれ(胡酸:酢酸:77酸=200:80:3


7

-<u>2</u>


【図2】


	プラス゚マカ゚ス種			
	HBr+Cl2+O3	HBr+Cls		
プラズマ処理時間[nin]	りェットエッチ量[A]	9x9l2yf量[A]		
1. 0		9. 5		
2. 0	17. 5	21. 7		
4. 0	13. 6 ·	18.3		
5以上		28.1		


【図3】















【図7】



フロントページの続き

(72)発明者 林 重徳 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 F ターム(参考) 5F043 AA37 BB25 DD02 GG10
5F140 AA00 AA24 AA39 BA01 BD11
BD12 BE09 BE10 BE14 BE17
BF01 BF04 BF07 BG03 BG04
BG08 BG09 BG11 BG12 BG14
BG22 BG36 BG38 BG40 BG52
BG53 BH14 BJ01 BJ08 BK02
BK05 BK13 BK34 CB04 CC03
CE07